如何應對5G基站電源設計挑戰?為何5G基站高功耗？

最近，一篇關于中國聯通在每天21:00到次日9:00關閉5G基站，以減少能耗，節約電費的新聞，引起了大量的關注。很多人是在看到這樣的報道后才知道，原來5G基站是需要耗費大量電能的。

最開始大家普遍關注的是5G帶來的各種好處，比如更高的速率、更寬的帶寬、更低的延時，以及更高的連接密度，而忽略了如此高性能需要付出的代價?，F在，隨著5G建設的加速，逐漸進入實際商用階段，那么面臨的落地挑戰也開始逐漸浮出水面。5G基站電源就是我們遇到的一個擋路虎。

為何5G基站高功耗？

要實現5G移動通信，首先需要部署大量的5G基站，包括宏基站和小基站（也稱分布式基站），基站能耗主要以電為主，隨著電力成本的增加，移動網絡的擴大，基站機房電費支出也水漲船高，因此才會出現中國聯通需要定時開關機5G基站的情況。

目前5G基站能耗主要集中在基站、傳輸、電源和機房空調四部分，而其中基站的電費支出占整體網絡能耗的80%以上。而在基站能耗中，負責處理信號編碼的基帶單元（BBU）的功耗相對較小，射頻單元（RRU/AAU）的功耗相對較大。

根據去年華為發布的《5G電源白皮書》顯示，從4G演進到5G，雖然單位流量的功耗大幅降低了，但是5G總功耗相比4G還是大幅增加的。預計在5G時代，64T64R AAU最大功耗將會達到1000~1400W，BBU最大功耗將達到2000W左右。

在5G時代，一站多頻將會是典型配置，預測5頻以上站點占比將從2016年3%增加到2023年45%。一站多頻將導致整站最大功耗超過10kW，10頻及10頻以上站點功耗超過20kW，多運營商共享場景下，功耗還將翻倍。

就目前來說，5G基站相比4G基站功耗提升了3倍以上，加上由于覆蓋范圍的衰減，5G基站的需求量成倍增加，因此，對于運營商而言，5G基站的高功耗成為了制約5G建網的首要原因。

隨著5G網絡走向低/高頻混合組網，為滿足網絡容量增長的業務需求，大量的末梢站點將會被部署，網絡站點數量將會出現大幅增加，整個網絡的功耗將會呈倍數增長。

圖1：5G基站能耗變化

在英飛凌的程文濤看來，5G時代除了宏基站，還需要大量的小基站，另外邊緣計算的服務器也會大幅增加，這些對電源都會有新的要求。

MPS的盧平解釋說，5G基站能耗的大幅提升原因主要有兩個，一是天線數量的增加，現在一般需要使用64T64R的矩陣天線，矩陣天線的使用可以實現波束賦形，支持更多的用戶，覆蓋更大的范圍，實現更長距離的通信，同樣也大幅提升了能耗；二是強大算法的支持需要用到高性能的FPGA，及處理器，這些都需要消耗大量的電能。因此現在最重要的任務就是降功耗。

圖2：5G帶來的好處

5G對電源設計的影響

由于5G基站能耗的增加，電費成為了運營商不可忽視的一個因素，運營5G基站的運營商會越來越關注基站的耗電量。因此，如何幫助運營商節省電費變成了一個重要的話題。那么要節省電費，電源的設計就是一個繞不開的話題。

程文濤認為，5G時代的到來，對電源設計的影響是非常明顯的。他主要談到了三個方面的影響：

首先是對新材料、新拓撲結構，以及高性能器件的使用將會更多?！叭绻胍嵘?，節省電費，那么使用的元器件就不可能跟3G/4G時代那樣對成本要求那么嚴格，必然需要用到性能好的器件、好的拓撲結構、好的材料?！背涛臐谥辈ブ斜硎?。

其次，是總線電壓將會提升。由于耗電量增加了，電源設計也發生了一些變化，比如之前都是使用48V電壓的通信總線不得不提升到72V，這樣就會導致開關電源（DCDC）的輸出端電壓發生變化。

還有可靠性問題也更受到關注。由于基站有個很重要的特點就是投入運營之后，基本上就是無人值守了，因此不論是設備供應商，還是運營商對可維修性、可遠程監控性、以及低故障率的要求遠遠高于其他行業。

其實基站電源主要是分成三級的，一般來說基站的供電電源是220V的市電。第一級是將220V轉換到-48V；第二級一般是使用模塊電源，將-48V電壓轉換成給PA供電的48V，或者28V電壓；第三級是板級電源，從12V轉換到給各個芯片、模擬電路、數字電路等所需的電壓。

盧平認為，從優化電源設計來看，三個不同層次的電源都有優化的工作要做。從板級電源來看的話，主要也有三個變化：

一是電流在增大。4G時代，單軌電流不會超過30A，到了5G時代，由于用了很多FPGA，x86芯片等，使得板級電流大幅增大，達到了50~60A。因此，原來的電源設計就不能滿足這些這么大電流的設計了。

二是通道數增加了。由于信號鏈路變得復雜和敏感，所以有的單板上，會有多達數十個通道的電源軌。這使得整個電源設計管理的復雜度，也比原來高了很多。信號鏈路變得復雜，對噪聲的敏感度也相應提升了，5G電源設計工程師在設計時需要考慮噪聲設計和通道干擾。

三是環境溫度變得更高了。5G通信的電源與數據中心的電源最大的不同是基站電源是戶外的。環境溫度的變化范圍非常寬，尤其是在高溫的情況下，外圍的環境溫度可能到60~70℃，內部的溫度則可能超過100℃。對電源設計來說，在這么寬的溫度范圍內，壓力也是非常大的。

如何應對5G基站電源設計挑戰

對于宏基站，在一次電源和二次電源的優化方面，英飛凌的程文濤給出了一些建議?！霸谝淮坞娫捶矫?，我們看到一個很明顯的趨勢是要求高效率和高功率密度?，F在電源的效率要達到97%，甚至98%的工作效率?！?/p>

要達到這個效率目標，程文濤認為一是需要用到新的拓撲結構，他舉例說，ACDC的拓撲結構將會從有橋PFC，逐漸過渡到無橋PFC，甚至圖騰柱拓撲結構；二是必須采用新的材料，包括現在熱門的碳化硅MOSFET和氮化鎵MOSFET；三是高頻化，高頻化可以提高功率密度，減小尺寸；四是貼片封裝更受歡迎，SMD封裝成為了主流。

對于二次電源部分，新的拓撲結構并不多，更主要的是使用新材料和高頻化器件。

在三次電源，也就是板級電源方面，MPS的盧平做了進一步的解釋。在4G時代，大電流的設計通常來說做得比較簡單，單通道的DCDC基本就滿足需求了。到5G時代，電流變大了之后，更多會采用多相電源的設計，原因是，多相電源設計將控制器和功率級分開之后，可以比傳統的DCDC更有效率，體積上也更有優勢，而且靈活性也會更強。

盧平指出，多相電源的方向在往數字化方向發展，數字化的電源可以提供很多功能，比如負載狀態的監測、電壓電流、故障信息的監測等，“這樣客戶可以基于監測到的信號，做更多的系統級優化，同時數字電源可以方便實現整個電源的管理，帶來很大的靈活性?！?/p>

板級電源的高頻化趨勢也很明顯，“很多時候，我們會發現電感加電容的面積已經超過控制器加MOS管的面積，而如果頻率越高，后一級的被動器件就可以做得更小，所以我們在不斷推進高頻技術的發展?！北R平進一步指出。他認為，高頻的限制因素并不在于控制器，而在于MOS管技術，因此MPS推出了平面MOSFET技術，通過使用平面的技術，MOSFET的Q級可以做得更小。高頻化會帶來很大的優勢，現在最高頻率可以做到3MHz，這可以極大地減少占板面積。

圖3：MPS的多相電源設計

除了多相電源之外，在給模擬供電部分，MPS還通過優化的電源模塊技術來代替傳統的DCDC加LDO的供電模式。盧平表示，經過他們測試，優化后的模塊電源性能與傳統DCDC加LDO供電模式的性能非常接近。

他拿給賽靈思做的一個Zynq UltraScale+RFSoC電源參考設計舉例說，“我們給它上面一個12位 2GSPS ADC和14位6.4GSPS DAC供電，我們直接采用的是開關電源設計，當然它不是直接的DCDC，它是一個電源模塊，再加一級濾波，我們的紋波可以做到1mV以內，測試結果顯示，我們的方案可以達到跟原來LDO給器件供電接近的水平?！?/p>

這主要跟MPS采用的特別技術密切相關，一般來說影響EMI噪聲的核心因素是環路面積，尤其是變化電流的環路面積，對噪聲影響是很大的，“我們通過引線框架結合倒裝工藝，可以將從芯片到電感，包括到輸入電容的環路面積做得最小。除了環路面積，還有一個影響因素是雜散阻抗，或者叫寄生阻抗，我們通過采用倒裝工藝和銅柱取代原來的金線或銅線，可以非常有效地降低接線阻抗，也可以降低電壓尖峰，因此，通過這兩個技術的結合，可以將環路減小，電壓尖峰減小，從而非常有效地改善了EMI特性?！北R平在直播中表示。

除此之外，MPS的電源模塊還采用了對稱設計、頻率占空比的抖動，以及開關斜率的控制等優化措施。

圖4：小基站的特點

在小基站方面，在5G時代，射頻部分和天線部分越來越多地會融合在一起，這種緊湊型的設計對電源也提出了新的要求。比如說需要使用耐壓等級更高的器件、貼片器件用得越來越多；新材料器件使用更加普遍，包括采用新材料的主動器件的被動器件。

結語

總的來說，在5G時代，如何降低功耗是整個產業鏈都需要思考的問題。高效率、高功率密度、以及高頻化將會是接下來業界持續關注的話題。在程文濤看來，在效率方面，對通信電源來說，當電源效率提升到一定程度之后，提高效率的任務就會落在射頻端，射頻端的效率提升一點點的好處將會大于電源部分效率的提升；高功率密度可以讓設備的尺寸變得更小，會是業界持續關注的重點；高頻化則需要依賴新材料來實現，包括碳化硅、氮化鎵、磁性新材料等，因為只有主動器件和被動器件同時高頻化，才能實現系統的高頻化。

因此，對于未來的5G電源工程師來說，必須要熟悉高頻化設計、熟悉新材料、開拓新思路，才能適應未來的電源設計工作。